您的位置:人工智能 > 大数据 > 如何在高能效下实现更高智能?英特尔公布多项数据计算研究成果

如何在高能效下实现更高智能?英特尔公布多项数据计算研究成果

【人工智能网】

在本周的2020 VLSI手艺与电路钻研会上,英特尔将针对散布于中间、边沿和端点上的日趋增长的数据所引发的盘算转型,引见一系列研讨成果和手艺看法。英特尔首席手艺官Mike Mayberry将宣布题为“将来盘算:数据转型怎样重塑VLSI”的主题演讲,重点强调从以硬件/程序为中间的盘算过渡到以数据/信息为中间的盘算的重要性。

“在散布式边沿、收集和云基本架构上有巨量数据活动,这就请求在数据生成的位置四周举行高能效和壮大的处置惩罚,但这类处置惩罚往往会遭到带宽、内存和电源资本的限制。英特尔研讨院在VLSI钻研会上重点展现了进步盘算效力的几种新要领,这些要领显示出多种运用范畴的辽阔远景,包含机械人、加强实际、机械视觉和视频剖析。这一系列研讨的重点在于处理数据挪动和盘算方面的停滞,这些停滞代表了将来最大的数据应战。”

- Vivek K. De,英特尔院士,英特尔研讨院电路手艺研讨总监

将要展现的内容:此次钻研会大将引见一些英特尔的研讨论文,讨论在将来边沿-收集-云体系中怎样能够完成更高的智能水温和更高能效,以支撑日趋增长的浩瀚边沿运用。研讨论文中触及的部份主题(研讨的完全列表请见本新闻稿文末)包含:

应用光芒投射硬件加速器,进步边沿机械人三维场景重修的效力和精度

论文:在边沿机械人和加强实际运用中,经由历程10纳米CMOS的光芒投射加速器举行高效3D场景重修

重要意义:包含边沿机械人和加强实际在内的某些运用,须要经由历程从光芒投射操纵发生的大批数据中准确、疾速而且高能效地对庞杂的3D场景举行重修,以实实际时麋集的同步定位和映照(SLAM)。在本研讨论文中,英特尔重点引见了一款新型光芒投射硬件加速器,能够应用新手艺来坚持场景重修的准确性,同时完成卓着的高能效机能。这些立异要领包含三维像素堆叠搜刮和硬件辅佐近似盘算三维像素等手艺,下降了对当地内存的需求,另外还提升了电源效力,以顺应将来的边沿机械人和加强实际运用。

应用事宜驱动可视化数据处置惩罚单位(EPU),下降基于深度进修的视频流剖析的功耗

论文:一个0.05pJ/像素 70fps FHD 1Meps事宜驱动的可视数据处置惩罚单位

重要意义:基于及时深度进修的可视数据剖析重要用于平安和安保等范畴,请求在多个视频流中能够疾速检测对象,因此须要较长盘算时候和高内存带宽。一般会对这些摄像头中的输入帧举行下采样,以便让负载降到最低,如许就下降了图象精度。在本项研讨中,英特尔演示了一个事宜驱动的视觉数据处置惩罚单位(EPU)在连系新鲜的算法以后,可指导深度进修加速器仅运用基于活动的“目的地区”来处置惩罚视觉输入。这类新型要领缓解了边沿视觉剖析中的麋集盘算和高内存请求。

扩大当地内存带宽,以满足人工智能、机械进修和深度进修运用的需求

论文:针对内存带宽有限的事情负载而设想的2倍带宽突发6T-SRAM

重要意义:许多AI芯片,特别是那些用于自然语言处置惩罚的芯片(如语音助理),日趋遭到当地内存的限制。为应对内存方面的应战,须要供应倍频或增添内存插槽的数目,但其价值是功耗和面积效力变低,关于面积受限的边沿装备而言特别云云。经由历程这项研讨,英特尔展现了怎样运用6T-SRAM阵列,以便在突发形式下根据须要供应2倍的读取带宽,其能效比倍频高51%,面积效力则比倍增内存插槽数目高30%。

全数字二进制神经收集加速器

论文:采纳10纳米FinFET CMOS的617TOPS/W全数字二进制神经收集加速器

重要意义:在功率和资本受限的边沿装备中,某些运用可接受低精度输出,因此可将模仿二进制神经收集(BNN)作为更高精度神经收集的替代品。后者的盘算请求更高,而且有麋集内存请求。但是,模仿BNN的展望精度较低,由于它们对历程变化和噪声的容忍度较低。经由历程本研讨,英特尔演示了全数字BNN的运用,它具有类似于模仿输入内存手艺能效,同时又为先进历程节点供应了更好的鲁棒性和可扩大性。

2020 VLSI钻研会上引见的其他英特尔研讨包含以下论文:

● 将来盘算:数据转型怎样重塑VLSI

● 适用于10纳米CMOS的高机能图形/AI处置惩罚器的低时钟功率数字标准单位IP

● 适用于具有动态电流掌握的多核SoC的一种自立重构功率输出收集(RPDN)

● 3D单片异构集成完成300毫米硅片(111)上的GaN和Si晶体管

● 低摆幅和列多路复用位线手艺,适用于10纳米FinFET CMOS的低Vmin、耐噪声、高密度1R1W 8T位单位SRAM

● 一种具有动态电流掌握的双轨夹杂模仿/数字LDO,适用于可调谐的高PSRR和高效力

● 一种435MHz、600Kops/J的抗侧信道进击加密处置惩罚器,适用于14纳米CMOS的平安RSA-4K公钥加密

● 一种14纳米CMOS的0.26% BER 10^28抗建模应战相应PUF,具有稳定性感知匹敌应战挑选(Stability-Aware Adversarial Challenge Selection)功用

● 一种6000倍时域/频域走漏抑止的抗SCA AES引擎,采纳非线性数字低漏失调节器,并与14纳米CMOS的运算对策级联

上一篇:华米AI创新大会聚焦AI芯片及应用,持续布局大健康新基建
下一篇:一站式大数据及AI智能商业应用提供商“数说故事”完成B 轮战略融资

您可能喜欢