您的位置:人工智能 > 智能硬件 > 3纳米芯片面积比5纳米产品缩小35%,耗电量减少50%

3纳米芯片面积比5纳米产品缩小35%,耗电量减少50%

【人工智能网】

三星电子副会长李在镕近日观光正在开发“环球第一个3纳米级半导体工艺”的韩国京畿道华城半导体工场,并听取了关于3纳米工艺技术的报告,他还与三星电子半导体部门社长团议论了新一代半导体计谋。

 

据了解,三星电子设计应用极紫外光刻(EUV)工艺,进步在7纳米以下邃密工程市场的份额。3纳米级半导体工艺设计起首应用到三星的晶圆代工(foundry)工程当中。三星设计来岁下半年在环球最早完成3纳米级芯片的批量生产。

 

三星电子将在最新的3纳米工程中使用不同于其他工程的新一代工艺“GAA”。三星电子担任半导体产业的部门示意,基于GAA工艺的3纳米芯片面积能够比近来完成开发的5纳米产物面积削减35%以上,耗电量削减50%,处置惩罚速率可进步30%摆布。

上一篇:SpaceX第三批60颗星链卫星将于今日发射
下一篇:没有了

您可能喜欢